

4. Memoria Cache (Kesh)

- **Memorie për ruajtjen e të dhënave të shfrytëzuara më shpesh.**
- **E vendosur në CPU.**
- **Ndërmjetëse në mes të CPU-së dhe memories kryesore**

Memoriet e kompjuterit

- Memoria e kompjuterit është e organizuar në formë hierarkie
 - Niveli më i lartë (afër procesorit)-regjistrat e procesorit
 - Pastaj-Cache
 - Memoria kryesore (DRAM)
- Si dhe memoriet e jashtme
 - Një ose më tepër disqe
 - Disqet e jashtme
 - ZIP drive-et, etj.
- Duke shkuar kah nivelet më të ulta;
 - Bie çmimi/bit
 - Rritet kapaciteti
 - Bie koha e qasjes në të dhëna

Karakteristikat kyçe të sistemit memorik të kompjuterit

Lokacioni Procesori E brendshme (kryesore) E jashtme (sekondare)	Performansa Koha e qasjes Koha e ciklit Shpejtësia e transferit
Kapaciteti Madhësia e fjalës Numri i fjalëve	Tipi fizik Gjysëmpërçuese Magnetike Optike Magnetiko-optike
Njësia e transferit Fjala Blloku	Karakteristikat fizike Të ndryshueshme/të pandryshueshme Të fshijëshme/jo të fshijëshme
Metodat e qasjes Sekuenciale Direkte Erastit (random) Asociative	Organizimi

Lokacioni

- CPU
 - Regjistrat
- I brendshëm
 - Cache, RAM
- I jashtëm
 - Sekondare, jashtë njësisë qendrore

Kapaciteti

- Madhësia e fjalës (memoriet e brendshme)
 - Njësia natyrale e organizimit
 - 16 dhe 32 bitëshe
- Numri i fjalëve (memoriet e jashtme)
 - Numri i byt-ëve

Njësia e transferit

- E brendshme
 - Zakonisht e definuar nga gjërësia e busit të të dhënave (numri i linjave)
- E jashtme
 - Zakonisht bllok që është shumë më i madh se fjala
- Njësia e adresueshme
 - Lokacioni më i vogël që mund të adresohet në mënyrë unike

Metodat e qasjes (1)

- Sekuenciale
 - Nisu nga fillimi dhe lexo me radhë rekordet
 - Koha e qasjes varet nga lokacioni i të dhënave dhe lokacioni paraprak
 - P.sh. Shiritat magnetik
- Direkte
 - Blloqet individuale kanë adresa unike
 - Qasja është me kërcim në afërsi plus kërkimi sekuencial
 - Koha e qasjes varet nga lokacioni i të dhënave dhe lokacioni paraprak
 - P.sh. disku


Metodat e qasjes (2)

- E rastësishme (random)
 - Adresat individuale saktësisht indentifikojnë lokacionet
 - Koha e qasjes nuk varet nga lokacioni i të dhënave dhe lokacioni paraprak
 - P.sh. RAM
- Asociative
 - Të dhënat gjinden përmes krahasimit me përmbajtjen e një pjese të të dhënave tjera
 - Koha e qasjes nuk varet nga lokacioni i të dhënave apo lokacioni paraprak
 - P.sh. Cache

Hierarkia e memories

- Regjistrat
 - Në CPU
- Memoria interne ose kryesore
 - Mund të përfshije një ose më shumë nivele të cache-it
 - "RAM"
- Memoria e jashtme
 - Backing store

Diagrami i hierarkisë së memories



Performansat

- Koha e qasjes
 - Koha ndërmejt paraqitjes së adresës dhe marrjes së të dhënave valide
- Koha e ciklit të memories
 - Mund të jetë e nevojshme një kohë për “rikuperimin” e memories para qasjes së rradhës
 - Koha e ciklit të memories është koha e qasjes + koha e “rikuperimit”
- Shpejtësia e transferit (Transfer Rate)
 - Shpejtësia me të cilën të dhënat mund të barten.

Tipet fizike

- Gjysëmpërçuese
 - RAM
- Magnetike
 - Disku & Shiriti
- Optike
 - CD & DVD
- Tjera
 - Bubble
 - Hologram

Karakteristikat fizike

- Dekompozimi (Decay)
- Paqëndrueshmëria (Volatility)
- Fshijshmëria (erasability)
- Shpenzimi i energjisë

Organizimi

- Aranzhimi fizik i bitave në fjalë
- Nuk është gjithmonë i qartë
- P.sh. I ndërfutur (interleaved)

Përfundimi

- Sa?
 - Kapaciteti
- Sa e shpejtë?
 - Do të ishte mirë të ishte e shpejtë sa procesori
- Sa e shtrenjtë?

Por:

Shpejtësia më e madhe-kosto më e lartë për bit

Kapaciteti më i madh-kosto më e ulët për bit

Kapacitet më i madh-kohë më e ngadalshme e qasjes

Zgjidhja? – Lista e hierarkisë

- Regjistrat
- L1 Cache
- L2 Cache
- Memoria kryesore
- Cache në disk
- Disk
- Optik
- Shirit

Duke zbritur teposhtë:

- Ulje e cmimit për bit
- Rritje e kapacitetit
- Rritje e kohës së qasjes
- Ulje e frekuencës së qasjes nga ana e procesorit (suksesi?)

Sa më shpejt?


- Kompjuteri që ka vetëm RAM statik
- Nuk i duhet cache
- Shumë i shpejtë dhe shumë i shtrenjtë

Lokaliteti i referencës



- Gjatë ekzekutimit të programit lokacionet të cilave u qaset programi janë shpesh afër njëra tjetrës
- P.sh. unazat

Cache

- Sasi e vogël e memories së shpejtë
- Vendoset në mes memories kryesore dhe CPU-së
- Mund të ndodhet në çipin ose modulën e procesorit



Stuktura Cache/Memorie kryesore



2^n – numri i fjalëve në mem. kr.


$M=2^n/K$ – numri i blloqeve

$C \ll M$ – numri i linjave në kesh

Operimi i cache-it

- CPU-ja kërkon përmbajtjen e një lokacioni memorik
- E kontrollon cache-in për këtë të dhënë
- Nëse e gjenë, e merr nga cache-i (shpejt)
- Nëse nuk e gjenë, e lexon (sjellë) bllokun e kërkuar nga memoria kryesore në cache
- Pastaj e sjellë nga cache-i në CPU
- Cache përfshin informacionin (tags, etiketat) se cili bllok i memories kryesore ndodhet në një bllok të cache-it

Operacioni i leximit të Cache-it




Dizajni i Cache-it

- Madhësia
- Funksioni i mapimit
- Algoritmi i zëvendësimit
- Politika e të shkruarit (Write Policy)
- Madhësia e bllokut
- Numri i cache-ve

Madhësia

- Kostoja
 - Më shumë cache kushton më shumë
- Shpejtësia
 - Me shumë cache, shpejtësia më e madhe (deri në njëfarë mase) sepse
 - Kërkimi i të dhënave në cache merr poashtu kohë

Organizimi tipik i Cache-it



Elementet e dizajnit të Cache-it

Madhësia e keshit		Politika e shkruarjes
Funksioni i mapimit		Shkruaje përmes
	Direkt	Shkruaje pas
	Asociativ	Shkruaje një herë
	Bashkësi asociative	Madhësia e linjës
Algoritmi i zëvendësimit		Numri i kesheve
	E shfrytëzuara e fundit (LRU)	Një apo dy nivele
	E para në – e para jashtë (FIFO)	E unifikuar apo e ndarë
	E shfrytëzuara më së shpeshti	
	E rastit	

Krahasimi i madhësive të Cache-it

Procesori	Tipi	Viti i lansimit	Keshi L1	Keshi L2	Keshi L3
IBM 360/85	Mainframe	1968	16 to 32 KB	—	—
PDP-11/70	Minicomputer	1975	1 KB	—	—
VAX 11/780	Minicomputer	1978	16 KB	—	—
IBM 3033	Mainframe	1978	64 KB	—	—
IBM 3090	Mainframe	1985	128 to 256 KB	—	—
Intel 80486	PC	1989	8 KB	—	—
Pentium	PC	1993	8 KB/8 KB	256 to 512 KB	—
PowerPC 601	PC	1993	32 KB	—	—
PowerPC 620	PC	1996	32 KB/32 KB	—	—
PowerPC G4	PC/server	1999	32 KB/32 KB	256 KB to 1 MB	2 MB
IBM S/390 G4	Mainframe	1997	32 KB	256 KB	2 MB
IBM S/390 G6	Mainframe	1999	256 KB	8 MB	—
Pentium 4	PC/server	2000	8 KB/8 KB	256 KB	—
IBM SP	High-end server/ supercomputer	2000	64 KB/32 KB	8 MB	—
CRAY MTA	Supercomputer	2000	8 KB	2 MB	—
Itanium	PC/server	2001	16 KB/16 KB	96 KB	4 MB
SGI Origin 2001	High-end server	2001	32 KB/32 KB	4 MB	—
Itanium 2	PC/server	2002	32 KB	256 KB	6 MB
IBM POWER5	High-end server	2003	64 KB	1.9 MB	36 MB
CRAY XD-1	Supercomputer	2004	64 KB/64 KB	1MB	—

Funksioni i mapimit

(mapping): Pasiqë ka më pak linja të keshit se sa blloqe të të dhënave në memorien kryesore, është i nevojshëm një algoritëm planifikues për vendosjen e këtyre blloqeve në linjat e keshit.

Shembull për krahasim:

- Keshi mund të mbajë 64 KBajt
- Transferimi i të dhënave ndërmjet memories kryesore dhe keshit bëhet në blloqe prej 4 bajtash. Kjo do të thotë se keshi është i organizuar si $16K = 2^{14}$ linja (rreshta) 4-bajtëshe.
- Memoria kryesore përbëhet prej 16 MBajtave, me secilin bajt të adresuar direkt me adresë 24-bitëshe ($2^{24} = 16M$). Kështu, për qëllime të mapimit, memorien kryesore mund ta konsiderojmë se përbëhet prej 4M-blloqeve 4-bitëshe

Mapimi direkt

- Çdo bllok i memories kryesore mapohet në vetëm një linjë të cache-it
 - P.sh. Nëse blloku është në cache ai duhet të jetë në një vend të caktuar
- Adresa përbëhet nga dy pjesë
- **w** bita më pak të rëndësishëm identifikojnë një fjalë unike
- **s** bitat më të rëndësishëm specifikojnë një bllok memorik
- **s** bitat më të rëndësishëm janë të ndarë në fushën e linjave të cache-it **r** dhe etiketën e **(s-r)** bitave (më të rëndësishëm)

Struktura e adresës me mapim direkt


Tag s-r	Line or Slot r	Word w
8	14	2

- Adresa 24 bitëshe
- Identifikuesi 2 bitësh i fjalës (blloku 4 bajtësh)
- Identifikatori 22 bitësh i bllokut
 - Tagu 8 bitsh (=22-14)
 - Slloti ose linja 14 bitëshe
- Blloqet në një linjë kanë tag fushën e ndryshme
- Përmbajtja e cache-it kontrollohet duke gjetur linjën dhe duke kontrolluar tagun.


Tabela e linjave të cache me mapim direkt

Linja e keshit	Blloqet e shoqëruara të memories kryesore
0	0, m, 2m, ..., $2^S - m$
1	1, m+1, 2m+1, ..., $2^S - m + 1$
.	.
.	.
.	.
m-1	m-1, 2m-1, 3m-1, ..., $2^S - 1$

Organizimi i cache-it me mapim direkt



Shembull i mapimit direkt



Përmbledhje e mapimit direkt

- Gjatësia e adresës: $(s + w)$ bita
- Numri i njësive të adresueshme: 2^{s+w} fjalë ose byte
- Madhësia e bllokut = madhësia e linjes: 2^w fjalë ose byte.
- Numri i blloqeve në memorien kryesore: $2^{s+w}/2^w = 2^s$
- Numri i linjave në cache: $m = 2^r$
- Madhësia e etiketës (tagut): $(s - r)$ bita


Pro & Contra mapimit direkt

- Përparësi:
 - I thjeshtë
 - I lirë
- Mangësi: Lokacioni fiks për bllok të dhënë
 - Nëse programi i qaset shpesh 2 blloqeve që mapohen në të një njejtën linjë, huqjet e cache-it janë shumë të mëdha dhe shpejtësia *hit* do të jetë e vogël (fenomeni *thrashing*)


Mapimi asociativ

- Blloku i memories kryesore mund të futet në cilëndo linjë të cache-it
- Adresa memorike interpretohet si etiketë dhe fjalë
- Etiketa identifikon në mënyrë unike një bllok të memories kryesore
- Përcaktimi nëse një bllok gjindet në kesh: ekzaminon në mënyrë simultane **ÇDO** etiketë të linjës për gjetjen e çiftit
- Kërkimi i cache-it bëhet i shtrenjtë

Organizimi i cache-it me asociacion të plotë



Shembull i mapi- mit asociativ



Struktura e adresës së mapimit asociativ

Tag 22 bit	Word 2 bit
------------	---------------

- Etiketa 22 bitëshe ruhet me çdo bllok 32 bitësh të të dhënave
- Krahasehet fusha e etiketës me rresht të etiketës në cache për të gjetur çiftin
- 2 bitat më pak të rëndësishëm të adresës përcaktojnë se cila fjalë 16 bitëshe kërkohet nga blloku 32 bitësh i të dhënave
- P.sh.

Address	Tag	Data	Cache line
FFFFFFC	FFFFFFC	24682468	3FFF

Permbledhje e mapimit asociativ

- Gjatësia e adresës = $(s + w)$ bit
- Numri i njësive të adresueshme = 2^{s+w} fjalë ose byte
- Madhësia e bllokut = madhësia e linjës = 2^w fjalë ose byte
- Numri i blloqeve në memorien kryesore = $2^{s+w} / 2^w = 2^s$
- Numri i linjave në cache = i pacaktuar
- Madhësia e etiketës = s bit


Mapimi Set Asociativ

- Cache-i është i ndarë në një numër të bashkësive
- Çdo bashkësi përmban një numër të linjave
- Një bllok i dhënë mapohet në cilëndo linjë brenda bashkësisë së dhënë
 - P.sh. Blloku B mund të jetë në cilëndo linjë të bashkësisë *i*.
- P.sh. 2 linja për bashkësi
 - Mapim asociativ 2 drejtimësh
 - Një bllok i dhënë mund të jetë në njëren nga 2 linjat në vetëm një bashkësi

Shembull i mapimit Set Asociativ

- Numri 13 bitësh i bashkësisë
- Numri i bllokut në memorien kryesore është modulo 2^{13}
- 000000, 00A000, 00B000, 00C000 ... mapohen në të njëjtën bashkësi

Organizimi i cache-it set asociativ dy drejtimësh




Struktura e adresës te mapimi set asociativ

Tag 9 bit	Set 13 bit	Word 2 bit
-----------	------------	------------

- Fusha e bashkësisë përdoret për të përcaktuar bashkësinë e cache-it ku duhet kërkuar
- Krahasohet fusha e etiketës për të parë a kemi qëlluar
- P.sh.

Address number	Tag	Data	Set
1FF 7FFC	1FF	12345678	1FFF
001 7FFC	001	11223344	1FFF



Përmbledhje e mapimit set asociativ

- Gjatësia e adresës = $(s + w)$ bita
- Numri i njësive të adresueshme = 2^{s+w} fjalë ose byte
- Madhësia e bllokut = madhësia e linjës = 2^w fjalë ose byte
- Numri i blloqeve në memorien kryesore = $2^{s-w}/2^w = 2^s$
- Numri i linjave në bashkësi = k
- Numri i bashkësive = $v = 2^d$
- Numri i linjave në cache = $kv = k * 2^d$
- Madhësia e etiketës = $(s - d)$ bita

Algoritmet e zëvendësimit

Kur një bllok i ri sillet në kesh, një nga blloqet ekzistuese duhet të largohet (zëvendësohet).

- Për mapimin direkt
 - për një bllok të caktuar është vetëm një linjë e mundshme dhe nuk ka mundësi zgjedhje
 - Çdo bllok mapohet në vetëm një linjë
 - Parimi: Zëvendso atë linjë
- Për mapimin (set) asociative:
 - I domosdoshëm një algoritëm i zëvendësimit

Algoritmet e zëvendësimit -Mapimi direkt

I panevojshëm, sepse një bllok i memories mund të mapohet vetëm në një linjë të caktuar.

Pra:

- Nuk ka zgjedhje
- Çdo bllok mapohet në vetëm një linjë
- Zëvendsohet ajo linjë

Algoritmet e zëvendësimit Asociativ & Set Asociativ

- Algoritmi i implementuar në hardware (për të përmirësuar shpejtësinë)
- Least Recently Used (LRU)
 - Zëvendëso bllokun në bashkësi që ka qëndruar më së gjati pa referencë.
- P.sh. Te cache-i set asociativ 2 drejtimësh lehtë i realizueshëm (pas shfrytëzimit, biti USE=1)
 - Cili nga 2 blloqet është liruar?
- First In-First Out (FIFO)
 - Zëvendësoje bllokun që ka qëndruar më së gjati në cache
- Least frequently used
 - Zëvendëso bllokun që ka pas më së paku të qëlluara (vizita)
- Random

Politika e shkruarjes (Write Policy)

- Para se një bllok (rezident në kesh) të mund të zëvendësohet: modeomos – a është ndryshuar në kesh e jo në memorien kryesore?
- Nuk bën të mbishkruhet blloku i cache-it përveç në rastin kur memoria është e azhuruar
 - CPU-të mund të kenë cache individual
 - H/D mund të adresojë direkt memorien kryesore (DMA)

Shkruarja tejpertej (Write through)

- Të gjitha shkruarjet bëhen në memorien kryesore dhe në cache
- CPU-të mund të monitorojnë trafikun e memories kryesore për ta mbajtur të azhuruar keshin lokal të CPU-së
- Karakteristikat:
 - Shumë trafik
 - Shkruarja e ngadalësuar

Shkruarja kthjese (Write back)

- Azhurimet bëhen së pari vetëm në cache
- Biti i azhurimit për slotin e cache-it setohet kur ndodhë azhurimi
- Nëse blloku duhet të zëvendësohet, shkruaj në memorien kryesore vetëm nëse biti i azhurimit është i vendosur
- Cache-et tjerë dalin nga sinkronizimi
- H/D duhet ti qasen memories kryesore përmes cache-it
- 15% të referencave memorike janë shkruarje
 - (për HPC – 33%: shumëzimi vektor $\leftrightarrow$ vektor)
 - (50% për transformimin matricor)

Madhësia e linjave

- Element dizajnuar me rëndësi
- Kur korrigohet një bllok i të dhënave dhe vendoset në kesh – korrigojen edhe fjalët e afërta (jo vetëm fjala e dëshiruar)
- Meqë rritet madhësia e bllokut – në fillim rritet shpejtësia (fjalët rrinë në afërsi të fjalës referencuese për të ardhmën e afërt)
- Marrëdhënia madhësi e bllokut/shpejtësi: komplekse
- Madhësia 8 deri 32 bajta (thuhet) se arrin një 'optimum'

Numri i kesheve

- Paraqitja e keshit origjinal: sistemi tipik me një kesh të vetëm
- Keshi shumënivelësh
 - Për shkak të rritjes së dendësisë së pjesës logjike: keshi 'on-chip'
 - Në krahasim me keshin 'off-chip', redukton aktivitetet e procesorit me busin (rritë shpejtësinë dhe performansën)
 - Shumica e dizajneve: kesh on-chip & kesh off-chip (keshi dynivelësh L1(on) dhe L2 (off))

Keshi unik vs Keshi i ndarë (split)

- Në fillim: një kesh i vetëm për të dhëna dhe instruksione (kesh unik)
- Avantazhet:
 - shpejtësi më të madhe sepse balanson marrjet në mes të të dhënave dhe instruksioneve
 - Dizajn dhe implementim i thjeshtë
- Por...
 - kur ka më tepër marrje të instruksioneve sesa të të dhënave: keshi ka prirje të mbushet me instruksione, apo e kundërta
 - Makinat superskalare (Pentium, PowerPC) me ekzekutim të theksuar paralel dhe paramarrje të planifikuar të instruksioneve të ardhëshme (L1 dhe L2)


Pentium 4 Cache

- 80386 – pa cache në çip
- 80486 – 8k që përdorin linjat 16 byte-she me organizim set asociativ 4 drejtimesh
- Pentium (të gjitha versionet) – 2 L1 cache në çip
 - Të dhënat dhe instruksionet
- Pentium III – L3 cache i shtuar jashtë çipit
- Pentium 4
 - L1 cache
 - 8k bytes
 - Linjat 64 bytëshe
 - set asociativ 4 drejtimesh
 - L2 cache
 - Furnizon të dy L1 cache-et
 - 256k
 - Linja 128 byteshe
 - Set asociativ 8 drejtimesh
 - L3 cache on chip

Evolutioni i cache-it te procesorët Intel

Problemi	Solucioni	Procesori në të cilin është zbatuar së pari herë
Memoria e jashtme më e ngadalshme se sa busi sistemor.	Shtimi i keshit të jashtëm duke shfrytëzuar teknologjinë e memories më të shpejtë.	386
Rritja e shpejtësisë së procesorit, në busin e jashtëm rezulton me një fyt të ngushtë për qasjen në kesh.	Zhvendosja e keshit të jashtëm në çip, duke operuar me shpejtësinë e njëjtë si të procesorit.	486
Keshi i brendshëm është pak a shumë i vogël, që përshtatet me hapësirën në çip.	Shtimi i keshit të jashtëm L2 duke shfrytëzuar teknologjinë më të shpejtë se sa të memories kryesore.	486
Kontesti ndodhë kur Paramarrësi i instruksionit dhe Njësia ekzekutuese, në mënyrë simultane kërkojnë akses në kesh. Në këtë rast, paramarrësi i instruksionit ndalon derisa qasje e njësies ekzekutuese zë vend.	Krijimi i keshit të ndarë të të dhënave dhe të instruksioneve.	Pentium
Rritja e shpejtësisë së procesorit rezulton në busin e jashtëm si një fyt i ngushtë për qasjen në keshin L2.	Krijimi ndaras i busit back-side që punon në shpejtësi më të madhe se sa busi i jashtëm kryesor (front-side). BSB është i dedikuar te keshi L2.	Pentium Pro
	Zhvendosja e keshit L2 çipin e procesorit.	Pentium II
Disa aplikacione merren me databazat masive dhe duhet të kenë akses rapid te një sasi e madhe të dhënash. Keshet on-chip janë shumë të vegjël.	Shtimi i keshit eksternal L3.	Pentium III
	Zhvendos keshin L3 në çip.	Pentium 4

Pentium 4 Block Diagram



Procesori Pentium 4 Core

- Njësia Marrje/Dekodim (Fetch/Decode)
 - Nxjerrë (Fetches) instruksionet prej keshit L2
 - Dekodon brenda mikro-operacionet
 - Ruan mikro-operacionet në keshin L1
- Logjika ekzekutuese-Out of order
 - Planifikon mikro-operacionet
 - Bazuar në të dhënat varen edhe resurset
 - Mund të ekzekutojë në mënyrë spekulative
- Njësitë ekzekutuese
 - Ekzekuton mikro-operacionet
 - Të dhënat prej keshit L1
 - Rezultatet në regjistra
- Subsistemi memorik
 - Keshi L2 dhe busi sistemor

Arsyetimi i dizajnit Pentium4

- Dekodon instruksionet në RISC si mikro operacione para keshit L1
- Mikro-operacionet me gjatësi fikse
 - Superscalar pipelining dhe scheduling
- Instruksionet e gjata dhe komplekse Pentium
- Përmirësimi i performansës duke dekodimin prej pipelining-ut dhe planifikimit (scheduling)
- Keshi i të dhënave është "write back"
 - Mund të konfigurohet të shkruaj tej për tej
- Keshi L1 kontrollohet me 2 bita në regjistër
 - CD = cache disable
 - NW = not write through
 - 2 instruksione të zhvlersojë keshin dhe të rishkruaj
- L2 dhe L3 8-rrugësh set-associative
 - Madhësia e linjës 128 byte

Organizimi i keshit të PowerPC

- 601 – një kesh 32kb, set asociative 8 drejtimëshe
- 603 – 16kb (2 x 8kb) set asociative 2 drejtimëshe
- 604 – 32kb
- 620 – 64kb
- G3 & G4
 - Keshi L1 64kb
 - set asociative 8 drejtimëshe
 - Keshi L2 256k, 512k ose 1M L2
 - set asociative 2 drejtimëshe
- G5
 - 32kB keshi i instruksioneve
 - 64kB keshi i të dhënave

PowerPC G5 Block Diagram

